Re: 0.3.6 向け SSE2 CPU での 4 ハッシュ並列処理

これを古い AMD64 で試すのは興味深いだろう。あちらにはこの現象を説明できそうな変更があった： http://developer.amd.com/documentation/articles/pages/682007171.aspx

もしかすると Intel も公にせず似たようなことをやったのかもしれない？