すごい……
つまり、128 ビットレジスターを使って 4 つの 32 ビットデータを一度に SIMD 処理しているということか？長い間それを考えていたが、加算の桁上がりが隣の値に影響するため、不可能だと思っていた。
Re: 0.3.6 向け SSE2 CPU での 4 ハッシュ並列処理
人物： サトシ・ナカモト
サトシ・ナカモト 2010年7月31日 00:29 UTC
すごい……
つまり、128 ビットレジスターを使って 4 つの 32 ビットデータを一度に SIMD 処理しているということか？長い間それを考えていたが、加算の桁上がりが隣の値に影響するため、不可能だと思っていた。