私は FPGA の専門家ではないが、多少触ったことはある。
何人か（私よりずっと賢い連中）に、私の好きな Xilinx Spartan-3E 向けに概算計算をお願いした。 1200k ゲート、50MHz 動作などだ。150 ドルくらいで始められる。（Digilent Nexys2 は手強い選択肢だ）
結論は、最近のデスクトップマシンはクロックスピードの優位性が圧倒的に大きい（3GHz で 8 コア？）ので、太刀打ちできるのは大規模並列実装くらいしかない、というものだった。I/O の制約はほとんどなく、ひたすらナンスをぐるぐる回して成功を試すだけだ。商用の SHA256 コアのほとんどは、大量のデータをハッシュに渡すという典型用途のために I/O 帯域幅に注力している。これは全く別物で、入力は自前で生成し、各サイクルの出力をテストする。
さて……100 万ゲートに何ラウンド収められるだろう？
最近の GPU と巧妙な OpenCL/CUDA コードの方が、研究、迅速な反復、スケーラブルな速度の点でより良い道筋に思える。高いクロックと並列性の両方を活かせる。