私はFPGAの専門家ではないが、多少触ったことはある。
何人か（私よりずっと賢い人たち）に、私の好きなXilinx Spartan-3E向けに概算計算をお願いした。1200kゲート、50MHz動作などだ。150ドルくらいで始められる。（Digilent Nexys2はなかなか良い選択肢だ）
結論は、最近のデスクトップマシンはクロックスピードの優位性が圧倒的に大きい（3GHzで8コア？）ので、太刀打ちできるのは大規模並列実装くらいしかない、というものだった。I/Oの制約はほとんどなく、ひたすらナンスをぐるぐる回して成功を試すだけだ。商用のSHA256コアのほとんどは、大量のデータをハッシュに渡すという典型用途のためにI/O帯域幅に注力している。これは全く別物で、入力は自前で生成し、各サイクルの出力をテストする。
さて……100万ゲートに何ラウンド収められるだろう？
最近のGPUと巧妙なOpenCL/CUDAコードの方が、研究、迅速な反復、スケーラブルな速度の点でより良い道筋に思える。高いクロックと並列性の両方を活かせる。